突破几何缩微瓶颈：华为宣布“逻辑折叠”技术将引领未来10年芯片演进

【核心提要】

• 华为提出从“几何缩微”转向“时间缩微”，通过逻辑折叠技术解决半导体物理极限带来的挑战。
• 麒麟9050系列已成功实现逻辑折叠技术落地，显著提升晶体管密度并应用于Mate XT 2等旗舰机型。
• 华为预测逻辑折叠技术具备未来10年的持续演进空间，相关技术正深入布局至多层结构及下一代芯片设计。

【正文报道】

在近期于上海举行的“2026华为终端创新技术沟通会”上，华为半导体业务无线终端晶片产品管理部部长徐松余对公司核心技术的演进路径进行了深度展望。他指出，随着全球半导体产业面临几何缩微（Geometric Scaling）带来的巨大挑战且收益递减，华为的研发重心已从单纯追求“缩小尺寸”转向“时间缩微”。

这一战略转变源于对行业共性难题的深刻思考。为了应对传统工艺路径受阻的困境，华为于今年5月提出了“韬定律”。该理论强调不再盲目追求晶体管的物理尺寸极小化，而是通过“逻辑折叠”等创新技术来优化信号传播时延、提升晶体管密度，从而让数据传输路径更短。

目前，这一前沿技术已在麒麟9050系列芯片中实现产品化落地。据官方数据显示，麒麟9050系列采用了超过5000万个混合键合（Hybrid Bonding），有效信号互连数超过500万，成功将晶体管密度提升了53.5%。该技术已实装于华为Mate XT 2非凡大师以及Mate 90系列的部分机型中。

针对未来的研发规划，徐松余表示，实践证明逻辑折叠技术在未来10年内仍具备广阔的演进空间。他透露，麒麟2027芯片已进入样片测试阶段，目前的各项测试结果均符合预期。同时，更长远周期的芯片设计也已进入规划与研发阶段。

此外，华为正致力于探索向更多层结构折叠的技术路径，并同步在互联密度、设计工具等多个维度进行技术攻关。华为强调，最终采用何种具体架构将根据不同产品线的特定需求和晶片性能要求进行灵活决策。

【小编观点】
随着摩尔定律面临物理极限的挑战，华为提出的“逻辑折叠”与“韬定律”反映了国产芯片在底层架构上的深度思考。从单纯追求工艺制程的微缩，转向通过架构创新来提升能效比和性能，这不仅是技术路径的转变，更是面对全球半导体竞争压力时的战略布局。

背景链接：

• 逻辑折叠（Logic Folding）：一种旨在减少信号传输距离、提高芯片集成度的先进封装与设计技术。
• 混合键程（Hybrid Bonding）：一种高密度、高性能的晶圆互连技术，是实现大规模逻辑折叠的关键支撑。