摘要：新闻2：三星1dnm DRAM良品率未达标，或导致HBM5E推迟量产今年2月三星开始量产HBM4，结合了4nm基础裸片（Base Die），并搭配1cnm（第六代10nm级别）工艺制造DRAM芯片。比SK海力士更进一步的是，三星已经开始计划使用1d nm工艺制造HBM5了，但良率很低还是有些低，可能会推迟生产进度……不知道大家是不是好奇，前边不是说只有1x、1y、1z、1a、1b、1c吗？三星计划于2026年内完成10a DRAM工艺开发，2027年进行质量测试，2028年转入量产阶段。
4 月 23 日消息，SK 海力士 (hynix) 当地时间今日举行了 2026Q1 财报电话会议，会上该企业高管表示海力士的 HBM4E 内存正以 2027 年量产的目标顺利推进开发工作，计划 2026H2 开始供应样品。
SK 海力士在 HBM4E 上将使用基于 1c nm 制程工艺的 DRAM 裸片，这一节点已在多款其它产品中得到验证，良率和量产能力达到了成熟阶段；而基础裸片部分正在基于满足客户性能要求的最优技术进行开发。
SK 海力士代表认为谷歌 TurboQuant 等数据压缩技术的设计意图是提升内存应用效率而不是减少内存用量。随着 AI 服务变得更加普及，内存需求还会进一步增加；而 AI 服务的多样化也将推动存储半导体的进一步分层。
在闪存端，该企业目标在 2026 年将超过一半的韩国本土产能转换为 V9 NAND，从 176 层 V7 到 321 层 V9 的跨越式进步将大幅提升 NAND 生产效率。
SK 海力士未来的产能扩充重心是逐步推进的龙仁半导体集群，目前没有其它的晶圆厂建设或收购计划，但其同时表示将灵活应对全球内存需求的中长期增长。
随着终端厂商的需求越来越高，内存产品也开始需要极高的制造工艺，作为下一代高带宽内存的HBM4E自然也是如此。SK海力士这次使用的1c nm工艺已经算是现在最先进的内存制造工艺了。不知道大家还记不记得，早在20年左右，内存就进入了10nm级工艺，没有采用常用的10、12、14、16这样，而是1x、1y、1z，在后期又补充了1a、1b、1c，1c已经是10nm级最高精的制程工艺了，SK海力士还算是有诚意？
今年2月三星开始量产HBM4，结合了4nm基础裸片（Base Die），并搭配1cnm（第六代10nm级别）工艺制造DRAM芯片。随着HBM4步入正轨，最近传出三星决定加快后续HBM产品的开发工作，将开发周期从2年缩短至1年，使其能够以更快的速度发布下一代HBM产品。
据Wccftech报道，最近有消息人士透露，三星基于1dnm（第七代10nm级别）工艺制造的DRAM芯片在试生产期间，良品率低于预期，计划无限期推迟大规模生产，直到良品率达到目标。三星可能通过重新全面审查工艺流程，以进一步提高良品率。
三星原来打算将1dnm工艺制造的DRAM芯片用于HBM5E，也就是第九代HBM解决方案。也就是说除了HBM4外，目前1cnm工艺制造的DRAM芯片还将用于HBM4E和HBM5，连续三代HBM产品。传闻三星可能升级下一代HBM的基础裸片，改用更先进的2nm工艺。
三星已经投入更多资源在1dnm工艺制造的DRAM芯片上，正在韩国建设一座新工厂。据了解，该工厂占地面积约四个标准足球场那么大，除了生产DRAM芯片，还会负责封装、测试、物流和品控等工作，这些环节对于维持稳定的生产至关重要。
比SK海力士更进一步的是，三星已经开始计划使用1d nm工艺制造HBM5了，但良率很低还是有些低，可能会推迟生产进度……不知道大家是不是好奇，前边不是说只有1x、1y、1z、1a、1b、1c吗？这个1d是哪里来的？其实这也是三星启动的新制程，是第七代10nm级……这么高端的内存了，竟然还是10nm级，内存厂商是不是有些懈怠了？
随着行业推进到10nm以下级别的先进制程节点，DRAM扩展变得越来越复杂。目前市场上最先进的DRAM工艺是1cnm工艺，属于第六代10nm级别，其中运用到EUV光刻机，三星和SK海力士都已开始量产。
据TrendForce报道，三星在上个月首次采用10nm以下工艺制造了DRAM工程芯片，并在器件特性测试中确认可以正常工作。三星计划于2026年内完成10a DRAM工艺开发，2027年进行质量测试，2028年转入量产阶段。
过去相当长的一段时间里，DRAM工艺一直徘徊在10nm级别，涵盖了1x、1y、1z、1a、1b、1c至1d。这次三星带来了全新的10a DRAM工艺将实际线宽缩小至9.5nm至9.7nm之间，成为了业界首个跨入到个位数nm级别的sub-10nm DRAM工艺技术。
三星的10a DRAM工艺有两项关键技术，分别是4F²单元结构和VCT技术。当前的DRAM一般采用6F²单元结构，其中“F”代表光刻工艺的最小特征尺寸。相比于6F²单元结构，新的4F²单元结构将每个存储单元置于 2F×2F 的面积内，运用更先进的扩展方法，在相同芯片尺寸内将单元密度提升了30%至50%。4F²单元结构得益于VCT技术，将电荷存储电容器直接堆叠在晶体管上方，改变了以往两者水平并列的布局，打造了更为紧凑的结构。
另外三星也运用了新的材料，舍弃传统硅材料，采用铟镓锌氧化物（IGZO）作为沟道材料，有效解决了单元尺寸缩小后可能出现的漏电流问题，保障数据存储的稳定性。不过三星在生产过程中还存在一些问题需要解决，接下来会对工艺进行调整。
10nm级别用小碎步跑了这么多年了，终于要来到新的领域了吗？三星终于带来了10a DRAM技术，将DRAM制造工艺带到了10nm以下。不过，内存很难做到更先进制程，也是由于其芯片特点导致的，三星为了攻克这个难题也是在芯片上采用了新的材料技术，不过量产还有很长时间要等待，不知道新工艺内存的成本方面会怎么样。
暂无回复，快来抢沙发吧！
本次需消耗银元：
100
当前账户余额: 0 银元
新闻1：SK 海力士计划 2026H2 出样 HBM4E：基于 1c DRAM，2027 年量产
4 月 23 日消息，SK 海力士 (hynix) 当地时间今日举行了 2026Q1 财报电话会议，会上该企业高管表示海力士的 HBM4E 内存正以 2027 年量产的目标顺利推进开发工作，计划 2026H2 开始供应样品。
SK 海力士在 HBM4E 上将使用基于 1c nm 制程工艺的 DRAM 裸片，这一节点已在多款其它产品中得到验证，良率和量产能力达到了成熟阶段；而基础裸片部分正在基于满足客户性能要求的最优技术进行开发。
SK 海力士代表认为谷歌 TurboQuant 等数据压缩技术的设计意图是提升内存应用效率而不是减少内存用量。随着 AI 服务变得更加普及，内存需求还会进一步增加；而 AI 服务的多样化也将推动存储半导体的进一步分层。
在闪存端，该企业目标在 2026 年将超过一半的韩国本土产能转换为 V9 NAND，从 176 层 V7 到 321 层 V9 的跨越式进步将大幅提升 NAND 生产效率。
SK 海力士未来的产能扩充重心是逐步推进的龙仁半导体集群，目前没有其它的晶圆厂建设或收购计划，但其同时表示将灵活应对全球内存需求的中长期增长。
随着终端厂商的需求越来越高，内存产品也开始需要极高的制造工艺，作为下一代高带宽内存的HBM4E自然也是如此。SK海力士这次使用的1c nm工艺已经算是现在最先进的内存制造工艺了。不知道大家还记不记得，早在20年左右，内存就进入了10nm级工艺，没有采用常用的10、12、14、16这样，而是1x、1y、1z，在后期又补充了1a、1b、1c，1c已经是10nm级最高精的制程工艺了，SK海力士还算是有诚意？
新闻2：三星1dnm DRAM良品率未达标，或导致HBM5E推迟量产
今年2月三星开始量产HBM4，结合了4nm基础裸片（Base Die），并搭配1cnm（第六代10nm级别）工艺制造DRAM芯片。随着HBM4步入正轨，最近传出三星决定加快后续HBM产品的开发工作，将开发周期从2年缩短至1年，使其能够以更快的速度发布下一代HBM产品。
据Wccftech报道，最近有消息人士透露，三星基于1dnm（第七代10nm级别）工艺制造的DRAM芯片在试生产期间，良品率低于预期，计划无限期推迟大规模生产，直到良品率达到目标。三星可能通过重新全面审查工艺流程，以进一步提高良品率。
三星原来打算将1dnm工艺制造的DRAM芯片用于HBM5E，也就是第九代HBM解决方案。也就是说除了HBM4外，目前1cnm工艺制造的DRAM芯片还将用于HBM4E和HBM5，连续三代HBM产品。传闻三星可能升级下一代HBM的基础裸片，改用更先进的2nm工艺。
三星已经投入更多资源在1dnm工艺制造的DRAM芯片上，正在韩国建设一座新工厂。据了解，该工厂占地面积约四个标准足球场那么大，除了生产DRAM芯片，还会负责封装、测试、物流和品控等工作，这些环节对于维持稳定的生产至关重要。
比SK海力士更进一步的是，三星已经开始计划使用1d nm工艺制造HBM5了，但良率很低还是有些低，可能会推迟生产进度……不知道大家是不是好奇，前边不是说只有1x、1y、1z、1a、1b、1c吗？这个1d是哪里来的？其实这也是三星启动的新制程，是第七代10nm级……这么高端的内存了，竟然还是10nm级，内存厂商是不是有些懈怠了？
新闻3：三星造出首个10nm，以下工艺DRAM采用4F²单元结构和VCT技术，预计2028年量产
随着行业推进到10nm以下级别的先进制程节点，DRAM扩展变得越来越复杂。目前市场上最先进的DRAM工艺是1cnm工艺，属于第六代10nm级别，其中运用到EUV光刻机，三星和SK海力士都已开始量产。
据TrendForce报道，三星在上个月首次采用10nm以下工艺制造了DRAM工程芯片，并在器件特性测试中确认可以正常工作。三星计划于2026年内完成10a DRAM工艺开发，2027年进行质量测试，2028年转入量产阶段。
过去相当长的一段时间里，DRAM工艺一直徘徊在10nm级别，涵盖了1x、1y、1z、1a、1b、1c至1d。这次三星带来了全新的10a DRAM工艺将实际线宽缩小至9.5nm至9.7nm之间，成为了业界首个跨入到个位数nm级别的sub-10nm DRAM工艺技术。
三星的10a DRAM工艺有两项关键技术，分别是4F²单元结构和VCT技术。当前的DRAM一般采用6F²单元结构，其中“F”代表光刻工艺的最小特征尺寸。相比于6F²单元结构，新的4F²单元结构将每个存储单元置于 2F×2F 的面积内，运用更先进的扩展方法，在相同芯片尺寸内将单元密度提升了30%至50%。4F²单元结构得益于VCT技术，将电荷存储电容器直接堆叠在晶体管上方，改变了以往两者水平并列的布局，打造了更为紧凑的结构。
另外三星也运用了新的材料，舍弃传统硅材料，采用铟镓锌氧化物（IGZO）作为沟道材料，有效解决了单元尺寸缩小后可能出现的漏电流问题，保障数据存储的稳定性。不过三星在生产过程中还存在一些问题需要解决，接下来会对工艺进行调整。
10nm级别用小碎步跑了这么多年了，终于要来到新的领域了吗？三星终于带来了10a DRAM技术，将DRAM制造工艺带到了10nm以下。不过，内存很难做到更先进制程，也是由于其芯片特点导致的，三星为了攻克这个难题也是在芯片上采用了新的材料技术，不过量产还有很长时间要等待，不知道新工艺内存的成本方面会怎么样。